PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-109418

(43)Date of publication of application: 20.05.1987

(51)Int.Cl.

HO3H 7/32

(21)Application number: 60-249314

(71)Applicant:

FUJITSU LTD

(22)Date of filing:

07.11.1985

(72)Inventor:

NAGANUMA RIICHI

SATO NORIO


OGAWA HIROMITSU


MISHIRO EIJI

(54) CHIP-SHAPED DELAY ELEMENT

(57)Abstract:

PURPOSE: To obtain a miniature chip-shaped delay element having the variable delay time by forming an inductance pattern on the surface of a thin dielectric substrate and an interdigital electrode that can be easily cut by a laser on the back surface of the dielectric substrate respectively. CONSTITUTION: An inductance pattern 10 is formed on the surface of a dielectric substrate 1 together with an interdigital electrode 11 of a thin or thick film formed on the back surface of the substrate 1. An electrostatic capacity is provided between the pattern 10 and the electrode 11. The electrode 11 formed on the side opposite to the pattern 10 decides the electrostatic capacity. For such an interdigital electrode, the tooth parts can be easily separated by a laser machining with variable electrostatic capacity. In other words, the delay time proportional to the square root of the product of L and C can be controlled with variation of the electrostatic capacity.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19) 日本国特許庁(JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開昭62-109418

(全3頁)

(43) 公開日 昭和62年 (1987) 5月20日

(51) Int. Cl. 5

H03H

識別記号

庁内整理番号

FΙ

技術表示箇所

審査請求

7/32

(71) 出願人 999999999

(21) 出願番号

(22) 出願日

特願昭60-249314

富士通株式会社

昭和60年 (1985) 11月7日

(72) 発明者

(57) 【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

^{(54) 【}発明の名称】チツプ形遅延素子

【特許請求の範囲】

誘電体基板 (1) の表面に形成されたインダクタンス パターン(10)と、

該誘電体基板(1)の裏面に形成された、薄膜、または 厚膜の櫛形電極(11)とを備え、

該インダクタンスパターン(10)と該櫛形電極(11) との間で、静電容量が設けられてなることを特徴とす るチップ形遅延素子。

(B) 日本国特許庁(JP)

⑩特許出願公開

砂公開特許公報(A)

昭62-109418

@Int_Cl.4

識別記号

厅内整理番号

❷公開 昭和62年(1987)5月20日

H 03 H 7/32

7210-5J

審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称

チップ形遅延素子

昭60-249314 创特 頣

昭60(1985)11月7日 ❷出

長 滔 切発 明 者 佐藤 砂発 明 者

市 理 憲 雄 川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地 富士通株式会社内

光 廣 小 川 砂発 明 者 英 代 \equiv 明 者 砂発

川崎市中原区上小田中1015番地 富士通株式会社内

川崎市中原区上小田中1015番地

富士通株式会社 伊出 願 人 升理士 井桁 貞一 砂代 理 人

1. 発明の名称

チップ形遅延素子

2. 特許請求の範囲

誘電体基板(1) の表面に形成されたインダクタ ンスパターン(10)と、

装続電体基板(1) の基面に形成された、薄膜, または原膜の機形電極(11)とを構え、

該インダクタンスパターン(10)と該権形電極 (11)との間で、静電容量が設けられてなることを 特徴とするチップ形選延業子。

3. 発明の詳細な説明

(概要)

海形の誘電体基板の表面にインダクタンスパタ - ンを形成し、真面に所望にレーザーカット容易 な樹形電極を形成することにより、遅延時間可変 の、小形のチップ形遅延素子を提供する。

(産業上の利用分野)

本発明は、インダクタンスと静電容量とを、酸 **団路で設けたチップ形遅延素子に関する。**

近年は、真誘電率の誘電体基板の要面に、膜回 路によりインダクタンスを形成し、塩面にアース 電極を形成して、静電容量を設けた小形の遅延業 子が使用されている。

この際、遅延時間の調整可能な遅延業子が要望 されている。

(従来の技術)

第2団は従来の選延素子の斜視図であって、1 は弾形の高誘電率の誘電体、例えばアルミナより なる誘電体基板であって、誘電体基板1の表面に、 蛇 直形のインダクタンスパターン2を、厚膜、眼 いは薄膜で形成してある。

一方、誘電体基板1の真面の全面に、アース電 極るを厚膜、或いは薄膜で形成して、インダクタ ンスパターン2との間で静電容量を設けている。

また、インダクタンスパターン2の端末部、及

6

特開昭62-109418 (2)

びアース電極3の所望の個所に、ピン状の外部端子4.及び外部端子5を接着してある。

このような遅延素子は、外部端子4.5か、例えばスルーホールに挿着半田付けされて、プリント版の所望の遅延線路部に実装され、電子装置の小形化。低コスト化の推進に寄与している。

(発明が解決しようとする問題点)

5

しかしながら、上記従来の遅延素子は、遅延時間を調整するにあたって、異なった形状のインダクタンスパターンを新しく形成するより他に手段がなく、調整作業が着しく困難であるという問題点があった。

(問題点を解決するための手段)

上記従来の問題点を解決するため本発明は、第 1図のように、誘電体基板1の表質に形成された インダクタンスパターン10と、誘電体基板1の裏 面に形成された、薄膜、または厚膜の構形電極11 とを備え、インダクタンスパターン10と構形電極 11との間で、静電容量を設けるようにしたものである。

(作用)

上記本発明の手段によれば、インダクタンスパターン10の反対側の面には、静電容量を決める櫛形の電極11を形成してある。このような櫛形の電極は、レーザ加工により櫛曲部分を切り離すことが容易であって、静電容量が可変である。

即ち、本発明のチップ形選葉素子は、酢電容量 を変えることにより、LとCの種の平方根に比例 する遅延時間を、調整することができる。

(実施例)

以下図示実施例により、本発明を具体的に説明 する。なお、全図を通じて同一符号は同一対象物 を示す。

第1図は本発明の1実施例の斜視図であって、 (a)は実面図、(b)は裏面図である。

第1図において、誘電体基板1の表面には、導

体パターンを蛇行させたインダクタンスパターン10を、厚膜、薄膜等の膜回路により形成してある。インダクタンスパターン10の端末部は、それぞれ 標電体基板1の対向する端面側に設けられ、側縁 に平行した短冊形の端子電極12となっている。

なお、満子電極12は、誘電体基板1の表面側より機構面を経て、真面に延伸させ、側縁に平行した短冊形に形成してある。

誘電体指板 1 の裏面には、第 1 型 M のように一 対の端子電極12に直交する側縁近傍に、春状の幹 パターンを設け、幹パターンに連結して重角に多 数の構造を設けて、補形電極11を厚膜。薄膜等の 膜固路により形成してある。

相形電極11の幹バターンの一部は、鉄電体基板 1 の端面側に延伸して、端子電極14となっている。 そして、端子電極14は、鉄電体基板1の裏面側よ り側端面を経て、表面に延伸されている。よって、 表面側で、簡形電極11に接続したリード端子を接 ますることも可能である。

上述のように、本実施例のチップ形選延業子は、

誘電体基板1の表面にインダクタンスパターン10 が形成され、裏面の徹形電極11との間に静電容量 が形成されることにより、遅延機能を有するチッ プ形部品である。

このチップ形型延素子は、インダクタンスパターン10側を下方にして、プリント板に截せ、プリント板の所定のパターンにそれぞれの強子電極12. 端子電極14を位置合わせして、半田付け接続し、 プリント板に実装することができる。

なお、梅形電極11側を下方にして、プリント板 に実装することも容易であり、また、それぞれの 電極にリード端子を接続し、リード端子を所望に、 例えばスルーホール、吸いは他の接続線に直接接 扱して実装すこともできる。

このチップ形選延素子の選延時間の調整は、権 形電極11の選択した構造を例えば根本部分、即ち 第1図(D)に示す点線MーM部分で、適宜数レーザ カットする。このことにより静電容量が変わり、 選延時間の調整が容易にできる。

[発明の効果]

以上説明したように本発明は、講覧体基板の一方の面に描形電極を設けたもので、静電容量を容易に変えることができ、遅延時間の調整が容易であるという、実用上で優れた効果がある。

- 4. 図面の簡単な説明
 - 第1図は木発明の1実施例の斜視図で、
 - (4)は表面図、
 - 。同は重面図、


第2図は従来の遅延素子の斜視図である。


図において、

- 1は語電体基板、
- 2,10 はインダクタンスパターン、
- 3はアース電極、
- 4.5は外部端子、
- 11は梅形電極、
- 12.14 は端子電極を示す。


代理人 弁理士 井桁 貞一

特開昭62-109418 (3)





(b) 裏面 図 本受明の実施例の斜視図 名1 図



従来例の斜视图 第2图